Einfache ATtiny-basierte spannungsgesteuerte Lüfter-Regelung

[i_make_it]

die Lüfter-PWM ist im Bereich zweistelliger kHz, für moderne Bausteine also fast Gleichstrom.

Aus der EMV Sicht, ist allerdings die Signal Anstiegszeit und die Fallzeit für die Frequenz der Störungen maßgeblich.
Da bei der Induktion ja nur die Änderung des magnetischen Flusses relevant ist, werden Sörungen also nicht abhängig von der Frequenz des Signals sondern von der Steilheit der Spannungsänderung abgestrahlt.
Da bei einem Sinus die Flankensteilheit mit der Frequenz wächst, wird oft vergessen, das die Frequenz eigentlich egal ist (wenn sie denn ungleich null ist).
Sieht man ja auch an der Formel für die Induktionsspannung, wo man durch delta-t teilt. (je Kleiner delta-t um so größer die Induktionsspannung)
Bei einem Rechteck PWM sind also die Zeiten in denen das Signal High oder Low ist nur insowit interessant, das dadurch die Häufigkeit von Störungen bestimmt wird, aber nicht die Frequenz der Störungen.
Da besteht nur bei nicht rechteckigen Signalformen (z.B. Dreieck oder Sinus) ein proportionlaer Zusammenhang zwichen Signalfrequenz und Störfrequenz.
Man kann mit einem kHz PWM also durchaus in den MHz Bereich stören. Und da sind dann schlechte Masseflächen für "interessante" Effekte gut.

Grade die Massefläche zwichen J3, J4 und U2, die nur über Pin 2 von U2 mit dem Rest verbunden ist, dürfte sich da eher negativ als positiv auswirken.

[Klebwax]

Aus der EMV Sicht, ist allerdings die Signal Anstiegszeit und die Fallzeit für die Frequenz der Störungen maßgeblich.
Da bei der Induktion ja nur die Änderung des magnetischen Flusses relevant ist, werden Sörungen also nicht abhängig von der Frequenz des Signals sondern von der Steilheit der Spannungsänderung abgestrahlt.

Statt praktischer Hinweise Lehrbuchweisheiten. Übliche IO-Ports eines µC erzeugen gegen die typischen Kapazitiven Lasten keine wirklich steilen Flanken. Gib mal auf einem Port ein Recheck aus und schau dir die Flanken an.

Sieht man ja auch an der Formel für die Induktionsspannung, wo man durch delta-t teilt. (je Kleiner delta-t um so größer die Induktionsspannung)
Bei einem Rechteck PWM sind also die Zeiten in denen das Signal High oder Low ist nur insowit interessant, das dadurch die Häufigkeit von Störungen bestimmt wird, aber nicht die Frequenz der Störungen.

Da bei EMV Messungen über einen Zeitbereich gemittelt wird, es geht um die Energie der Störung,, spielt das schon eine Rolle. Aus der Erfahrung kann ich dir sagen, solche Signale siehst du bei einer Messung in der Prüfkammer nicht.

Was man aber leich sieht, sind die Oberwellen von schnellen Takten, so z.B. SPI. Die Vielfachen einer 20MHz SPI-Clock lassen sich leicht identifizieren ebenso wie andere schnelle Takte.

@ phischmi

Solange du bei der nächsten Schaltung, die wirklich einen Recom gebraucht hätte, nicht weinst, daß du ihn hier unter Wert eingesetzt hast, kannst du alles machen.

MfG Klebwax

[White_Fox]

Leute...laßt mal die Kirche im Dorf. Das ist kein Supercomputer mit 1024-Bit-breiter Busanbindung und steilflankigen Signalen kurz vorm GHz-Bereich. Die zersäbelte Fläche sollte hier nun wirklich kein Problem sein. Das sind sicherlich keine impedanzkontrollierten Leiterbahnen und keine Diff'Päärchen. Bei einem einlagigen Aufbau geht das auch gar nicht anders, aber der ist hier völlig ausreichend.

Und das mit den Ätzproblemen ist auch so eine Sache-bis vor kurzem hab ich auch noch daran geglaubt. Ich wollte mich bei meinem Lieblingsfertiger mal schlau darüber machen, wurde von dem an einen Herrn Dr. verwiesen. Dieser meinte dann, daß spitze Winkel in der Tat nicht schön sind weil die Strukturen dann anfangen auszuwaschen-soll bei Strukturen <125µm mal zu einem Problem werden.

Womit du dir das Löten aber später leichter machst, wäre etwas größere Lötaugen. Sofern man das bei Fritzing überhaupt einstellen kann. Die sind doch sehr dünn und mir sieht das fast so aus, als würdest du damit die Spezifikationen mindestens einiger Fertiger verletzen.

Und-mit Verlaub-dein Schaltplan ist furchtbar. Bei dem mickerigen Umfang ist das jetzt kein Drama, aber man kann die Fehlersuche schon mit erstaunlich wenig Bauteilen unglaublich schwierig machen. Du würdest einiges gewinnen wenn du den IC ein Stück nach oben schiebst, die VCC- und GND-Leitungen durch ein Symbol ersetzt und auf Kreuzungen und Knicke in U2_1 und U2_2 kannst du vollständig verzichten.

[phischmi]

Und-mit Verlaub-dein Schaltplan ist furchtbar. Bei dem mickerigen Umfang ist das jetzt kein Drama, aber man kann die Fehlersuche schon mit erstaunlich wenig Bauteilen unglaublich schwierig machen. Du würdest einiges gewinnen wenn du den IC ein Stück nach oben schiebst, die VCC- und GND-Leitungen durch ein Symbol ersetzt und auf Kreuzungen und Knicke in U2_1 und U2_2 kannst du vollständig verzichten.

Habe nie was anderes behauptet. Ist nun einmal das erste mal, dass ich mich mit Schaltplänen und Platinenlayout beschäftige.
Das soll auch keine Doktorarbeit werden, sondern eine einfache, robuste Platine, die Ihren Zweck erfüllt. Der Breadboard-Aufbau funktioniert bereits prima. Nun geht es mir darum, das ganze dauerhaft auf eine Platine zu bannen und dabei noch ein wenig über die Materie zu lernen.

Bringt es also was, die Verbindung von J3 zu J4 auf die Unterseite zu legen?

[shedepe]

Ich sehe das wie White_Fox. Mach dir keinen zu großen Kopf drum. Das ist eine total simple Schaltung.
Platinenlayout ist ein Thema bei dem man ziemlich lange braucht um gut zu werden. Und du hast ja schon mal sehr gut den Anfang gemacht. Die ganzen Sachen die gesagt wurden sind zwar richtig, bringen es für eine so einfache Platine kaum.
Insbesondere die spitzen Winkel sind erst bei höheren Frequenzen von belang.
Für die Platine würde ich sagen: Schau zu, dass du noch mal kontrollierst,dass alle Verbindungen so stimmen und dass alle Leitungen verlegt sind.

Wichtig ist für dich nur:
100nF am Attiny zwischen VCC und GND
100nF am AREF Pin könnte für dich noch praktisch sein.
eventuell dein Eingangssignal (das analoge) mit 100nF stützen.
Vor deinen Schaltregler sollte auch noch irgendwas um die 10uF bis 100uF. (Da schließe ich mich den Vorpostern an: Datenblatt des Schaltreglers anschauen)

Was den Schaltplan angeht, auch sowas muss man erst mal lernen zu zeichnen. Prinzipiell würde ich da aber behaupten: Man lernt das erst richtig, wenn man mal die ersten 2 oder 3 Platinen hatte wo man aufwendig nachträglich was flicken musste.

Weißt du schon wie und wo du deine Platine fertigen lassen willst?

[White_Fox]

Habe nie was anderes behauptet. Ist nun einmal das erste mal, dass ich mich mit Schaltplänen und Platinenlayout beschäftige.
Das soll auch keine Doktorarbeit werden, sondern eine einfache, robuste Platine, die Ihren Zweck erfüllt. Der Breadboard-Aufbau funktioniert bereits prima. Nun geht es mir darum, das ganze dauerhaft auf eine Platine zu bannen und dabei noch ein wenig über die Materie zu lernen.

Das denk ich mir-und deshalb antworten wir dir hier ja auch. Niemand hier konnte das von Anfang an perfekt. (Und es gibt Leute die machen das hauptberuflich und deren Schaltpläne sind trotzdem eine einzige Katastrophe.)

Bringt es also was, die Verbindung von J3 zu J4 auf die Unterseite zu legen?

Für mich sah das so aus, als hättest du alles, Massefläche und Leiterzüge, auf einer Platinenseite gehabt. Die Platine ist bei Einzelstücken eigentlich immer das teuerste Bauteil, oft teurer als alle anderen Bauteile zusammen, wenn die Platine ein paar Euro billiger ist wenn du nur eine einlagige Platine machen lassen mußt, ist das m.E. am sinnvollsten.

[phischmi]

Für mich sah das so aus, als hättest du alles, Massefläche und Leiterzüge, auf einer Platinenseite gehabt. Die Platine ist bei Einzelstücken eigentlich immer das teuerste Bauteil, oft teurer als alle anderen Bauteile zusammen, wenn die Platine ein paar Euro billiger ist wenn du nur eine einlagige Platine machen lassen mußt, ist das m.E. am sinnvollsten.

War zunächst auch so, dass ich nur eine Ebene geplant hatte
Erschien mir dann aber die einfachste Lösung, die Leiterbahnen, die die Platine "zerschneiden", auf die untere Ebene zu legen.
Bei Fritzing Fab macht das preislich scheinbar keinen Unterschied, ob eine oder zwei Ebenen.

Bild hier  

Bild hier  

Wäre das so okay?

[021aet04]

Tut mir leid das ich mich erst jetzt melde. Auch wenn es keine komplizierte Schaltung ist, hätte ich trotzdem einige kleine Änderungen.

Die +5V legst du über J3 (waagrecht) und dann mit einer Kurve (45° Winkel) zu C1. Von C1 gehst du einmal auf den Attiny und einmal auf R1. R1 könntest du noch weiter zum Attiny verschieben (R1 befindet sich dann unter C1).
Beim Reset würde ich auch etwas ändern. Von S1 gehst du auf R1 und von dort gehst du auf den Attiny. Zwischen Attiny und R1 gibst du noch einen 100nF Kerko hin. Somit gehen vom R1-Pad 2 Leitungen weg.
U2 würde ich 90° im Uhrzeigersinn drehen und soweit nach links schieben das die 12V Leitung J3, J4 und U2 in einer Linie ist. Dann noch die Kondensatoren einplanen. Zwischen J4 und U2 die Kondensatoren der Eingangsseite (12V) und zwischen J3 und U2 die Kondensatoren der Ausgangsseite (5V). Falls U2 so hin gedreht wurde damit man einen Kühlkörper (bei normalen 7805) einsetzen kann, der ist nicht nötig. Der Grund ist das der Attiny nicht so viel Strom ziehen kann das der 7805 heiß wird.

MfG Hannes

[phischmi]

Grade die Massefläche zwichen J3, J4 und U2, die nur über Pin 2 von U2 mit dem Rest verbunden ist, dürfte sich da eher negativ als positiv auswirken.

Die einfachste Lösung hier wäre doch, die Verbindung von J3 zu J4 auf die Unterseite der Platine, zu verlegen, oder?