xmega rtc + pll

[Thalhammer]

Außerdem dividiert die Zeile
CLK.PSCTRL = 0x03
durch 4 und nicht durch 8 (siehe Seite 8.

Soll sie ja auch:
Ich hab ein Quarz mit 16Mhz--->PLLSRC=XTAL,16MHz
Rauskommen soll 32Mhz CPU plus 128MHz PER
--->16Mhz mal 8(PLL Multi)=128MHz
--->128MHz geteilt durch 4 (CPU_CLOCk Prescaler) =32MHz
folglich CPU=32MHz
PER=128Mhz

Laut Bild sollte der RTC Clock aber komplett unabhängig von dem SysCLK sein....

Und genau das ist ja was ich die ganze Zeit versuche zu erklären!!!!!!!!!
Sie sollte, ist sie bei mir aber nicht, denn sobald ich den PLL auf 128MHz setze und die Frequenz runterteile bleibt das Programm bei der RTC stehen.
Für die Prescaler siehe abbildung 7-5 auf seite 83.
Demnach ist 0x03=ob00000011=Prescaler B und C je 2----->
Per4=128MHz
Per2=128MHz/2=64MHz
PER+CPU=128MHz/2/2=64MHz/2=32MHz

//EDIT:
Hab jetzt ein wenig rumgespielt: biszu einer PLL von 7 läuft alles Perfekt stelle ich jedoch auf 8 so läuft die RTC replizierbar nciht an.
Ich werde morgen eine 2.te Platine Ätzen und schaun obs dort geht, aber ich gehe nicht davon aus.
Ich frage mich nur wie das sein kann, da die RTC ja eigentlich vollkommen unabhängig vom normalen Takt sein sollte.