ok habs abgeändert.
müsste ich nicht am SCK ein Clock signal sehen können???Code:DDRB = _BV(PB0) | _BV(PB1) | _BV(PB2); // setze SCK,MOSI,PB0 (SS) als Ausgang DDRB &= ~_BV(PB3); // setze MISO als Eingang PORTB = _BV(PB1) | _BV(PB0); // SCK und PB0 high (ist mit SS am Slave verbunden)
Lesezeichen