Ich teste das gleich mal in meinem FPGA. Die Meldung ist mir nicht aussagekräftig genug![]()
Ich teste das gleich mal in meinem FPGA. Die Meldung ist mir nicht aussagekräftig genug![]()
Schaut ruhig mal auf meiner Homepage vorbei:
http://kampis-elektroecke.de
Oder folge mir auf Google+:
Daniel Kampert
Es gibt 10 Arten von Menschen. Die einen können Binär, die anderen nicht.
Gruß
Daniel
Hallo
Neee, die Initialisierung ist richtig...
Die Funktion FALLING_EDGE funktioniert, das Programm haben wir nicht getestet
Danke, das wär echt super
grüße
Sodele,
ich habe den Code mal durch mein WebPack gejagd und bei mir kommen keine Fehler.
Es kommt nur noch eine Warnung das der Clock nicht sauber gelegt ist (dies wird normalerweise vom Synthesizer gemacht. Du kannst ihn aber auch anweisen die Regeln bzgl. Taktverlegung zu ignorieren. Dann warnt er dich nur noch).
Synthese, Implementierung und Bitstream sind alle gemacht worden (aber nicht von mir getestet).
Hab zwei kleine Änderungen vorgenommen.
Zum einen
IF RST = '0' THEN
Q <= '0';
in
IF RST = '1' THEN
Q <= '0';
und zum anderen die "falling" Edge auf "rising" Edge geändert.
Warum siehst du hier:
http://stackoverflow.com/questions/7...e-1018-message
Im Anhang hast du den ganzen Ordner mit .bin-File etc.
Viel Spaß damit![]()
Schaut ruhig mal auf meiner Homepage vorbei:
http://kampis-elektroecke.de
Oder folge mir auf Google+:
Daniel Kampert
Es gibt 10 Arten von Menschen. Die einen können Binär, die anderen nicht.
Gruß
Daniel
Danke Kampi
Ich "darf" die Flanken und den pegel nicht ändern, ist so in der Aufgabe vorgegeben
Zum Fehler: Die Clock Leitung muss vom Typ "STD_LOGIC" sein, und nicht vom Typ "bit"...
danke nochmal
grüße
Ok dann musst du es wieder ändern
Kannst ja bescheid geben ob die beide Designs funktioniert haben
Gut "Std_Logic" klingt sinnvoll....dieser Datentyp stellt auch mehr Funktionen für einen Pin bereit.
Bin selber noch nicht so tief in dem Thema drin, von daher dachte ich "Bit" würde auch gehen. Aber beim genaueren Überlegen kann das nicht sein,da "Bit" im Vergleich zu "Std_Logic" z.B. keine High Impendance, Bereich der Ausgangsspannung, Treiberstärke etc. bereit stellt.
Wieder was gelernt was nicht im Buch steht
VHDL ist halt doch eeeeeeeeeetwas komplizierter als eine Programmiersprache wie ich finde![]()
Geändert von Kampi (22.02.2013 um 06:29 Uhr)
Schaut ruhig mal auf meiner Homepage vorbei:
http://kampis-elektroecke.de
Oder folge mir auf Google+:
Daniel Kampert
Es gibt 10 Arten von Menschen. Die einen können Binär, die anderen nicht.
Gruß
Daniel
Hab's leider erst jetzt gesehen, aber ein kleiner Tipp vom Profi: Immer STD_LOGIC verwenden, erst auf andere Typen wechseln wenn es unbedingt nötig ist. Schließt ne Menge Fehler aus.
Gruß
Andreas
Jo, danke für den Tipp. Das gewöhn ich mir denk ich jetzt an. Aber wenns dir der Lehrer so erzählt...![]()
Lesezeichen