Hi!
So klingt das doch vernünftig. So werde ichs versuchen.
Hier wäre mal der erste "Bauplan" zu finden:
https://www.dropbox.com/s/1rcqjtm40w...IO-DAC_sch.pdf

Momentan verbaut:
- Zwei 4Ch-ADCs mit je 1Ch-DAC (Adressen A0 und A1 je jumperbar)
- ein 16fach PWM (wie auf MultiIO, A0 und A1 jumperbar), an dem jumperbar 4 LEDs, 4 halbe H-Brücken (SP8M3, siehe RP6v2) und vier freie Pins hängen. An jedem MOSFET der H-Brücken hängt auch eine LED (gefällt mir zwar grade nicht so, aber mal sehen ob man hier noch optimieren kann)
- ein 16fach IO-Expander auf 5V (A1 und A2 jumperbar)
- ein 16fach IO-Expander auf 3,3V (A1 und A2 jumperbar)
- Eigene Stromversorgung möglich, jumperbar aber auch RP6-Stromversorgung über XBUS nutzbar
- eigener 5V-Regler, jumperbaraber auch RP6-5V über XBUS nutzbar
- eigener jumperbarer 3,3V-Regler (min. 1A)
- Pegelwandler I2C 5V<->3,3V
- Extrapins je für 5V- und 3,3V- I2C
- USBRUS
- Alle IOs und ADCs sind auf 10pin-Wannensteckern herausgeführt

Viele Grüße,
Fabian