Vielen Dank, das ist mir jedoch schon bekannt.

Nur, werde ich bei einer 1,8432 MHz-Taktung mit dem SRAM-Speichern des ersten Datenbytes fertig, bevor der nächste Receive Complete Interrupt verlangt, das nächste eingetroffene Datenbyte abzuholen. Schließlich muss ich verhindern, dass nachfolgende Bytes nicht wegen eines Überlauf des Receive Buffers und des Receive Shift Registers verworfen werden.