Hi,

das Projekt ist sehr gut! Vor allem finde ich gut, dass du auf einen FPGA zurückgegriffen hast. Mittlerweile mag ich die auch sehr - einfach aufgrund der Parallelität und Unabhängigkeit der einzelnen Prozesse.
Ich hatte eine Weile mit einem Spartan3 und Spartan 6 gearbeitet. Jetzt bin ich voll auf der Microsemi-Schiene. Vor allem, weil die FPGAs sich instant selbst flashen - binnen weniger ms. Das macht dann gar keinen Unterschied mehr zu normalen Mikrocontrollern. Außerdem gefällt mir, dass Libero als alternative zum klassischen Coding in VHDL und Verilog auch "Smart Designs" hat. Da kann man seine eigenen FPGA-Sub-Komponenten grafisch einbinden und miteinander vernetzen. Auch die ganzen Softcores sind dann drag & drop. Das lässt sich nach Belieben auch hin und her wandeln => von Smart Design zu HDL-Code und wieder zurück - wie auch immer man will. Im Gegenzug ist das Modelsim bei Libero ekliger zu bedienen, als das iSim beim ISE Webpack von Xilinx.

Wie ist das bei Intel? Kamst du mit der IDE gut zurecht? Nutzt du dort auch Softcores?
Was würdest du sagen, war das kniffligste bei der Programmierung?
Auf wieviele Hierarchieebenen hast du alles aufgeteilt?
Ich ringe immermal wieder mit mir, ob ich alle Module direkt unter dem top-Modul einbinden sollte oder doch nach Funktionen immer tiefer gestapelt, sodass man dann 3-5 Verschachtelungen untereinander hat.

Grüß, NRicola