Habe mir mal das Batenblatt des ATmega 16 angesehen. Das bringt schon etwas Licht ins dunkle. Habe auch einiges unter Google gefunden.
Komme aber mit einer Kleinigkeit nicht klar.
So der Takt auf SCL (Masterbetrieb) wird durch das TWBR- und TWSR-Register festgelegt. Im TWSR-Register sind da die Bit`s 0+1 (Prescaler Bits)!

Könnte mir mal jemand das Zusammenspiel dieser beiden Register erklären???

Thanks