- 12V Akku mit 280 Ah bauen         
Ergebnis 1 bis 10 von 10

Thema: Zeitbereichsreflektometrie

Baum-Darstellung

Vorheriger Beitrag Vorheriger Beitrag   Nächster Beitrag Nächster Beitrag
  1. #5
    Erfahrener Benutzer Robotik Einstein Avatar von i_make_it
    Registriert seit
    29.07.2008
    Ort
    Raum DA
    Alter
    56
    Beiträge
    2.814
    Bei Netzwerkkabeln nennt man den Kabelparamter NVP (Nominal Velocity of Propagation) und es sind dort üblicherweise um die 80%c (0,8°c).
    Und da dieser Parameter vom Hersteller angegeben wird, kann man per TDR die Kabellängen messen. Ist eine Funktion die jeder moderne Kabelzertifizierer kann.

    Rein unter Arduino, wird man nicht weit kommen.
    Mit micros() kommt man auf eine Auflösung von maximal 1µs.
    nimmt man mal 0,6°c für ein Kabel an, und setzt c mit 300000km/s an, kommt man auf:
    c * 0,6 * 1000m/km / 1000ms/s / 1000µs/ms = 180m/µs

    Unabhängig von der Befehlslaufzeit, könnte man mit Arduino also nicht besser als 90m auflösen, Da das Signal ja hin und zurück muß (zusammen 180m).


    Eine Möglichkeit wäre ein externer ADC mit 1GSPS oder mehr.
    Ein entsprechend schneller 1 zu n Demultiplexer und n Puffer die dann n Speicherbänke bedienen.
    Man startet das sampling mit fester Taktrate und sendet einen Ping aus.
    Das ausgehende Signal wird vom ADC erfasst und gespeichert.
    Das Echo wird auch erfasst und gespeichert.
    Nach einer vorgegebenen oder einstellbaren Zeit wird die Messung beendet und die Auswertung beginnt.
    Hier kann der Arduino dann die gespeicherten Daten auslesen und das ausgehende Signal als Nullmarke nehmen.
    Über den Takt ist es dann (vom Prinzip) nur noch ein Zählen der gespeicherten Samples bis das Echo erkannt wird.
    Dann noch umrechnen (Takt mal Anzahl der Samples bis zum Echo, geteilt durch zwei, mal Faktor des Kabels gleich Länge)

    Das Demultiplexen und Aufteilen auf verschiedene Speicherbänke reduziert die Kosten für den Speicher, da man langsameres RAM nutzen kann.
    Da ich so ein Projekt mal 2001 angegangen bin, war das damals 350ns DRAM auf 16 Bänke (1 zu 16 Demux) was dann 22ns pro Sample ergeben hätte. Da der Projektgrund wegviel, bin ich nie über die theoretischen Überlegungen hinausgekommen.
    Entsprechend schnelle ADCs gibt es, Demux war schon etwas eng mit einem DSP ließe der sich realisieren (aber die Kosten) FPGA war zu langsam.
    Geändert von i_make_it (13.06.2016 um 07:09 Uhr)

Berechtigungen

  • Neue Themen erstellen: Nein
  • Themen beantworten: Nein
  • Anhänge hochladen: Nein
  • Beiträge bearbeiten: Nein
  •  

LiFePO4 Speicher Test