
Zitat von
i_make_it
Klappt bei mir mit LTSpice nicht. ...
...
Aber z.B. das Flip Flop am A-Kanal dessen Set Du mit A und dessen Reset Du mit der Inversion von A beschickst, liefert bei mir an Q, grade wieder das Muster von A (halt nur um ein Paar ns verzöger).
Ebenso bei dem Flip Flop an B.
Und das dritte Flip Flop (an B) liefert auch wieder das Signal von B, halt noch ein paar ns stärker verzögert.
Damit kommt dann bei mir an dem XOR rechts oben das selbe raus wie bei dem links unten.
Ja, ich habe mittlerweile auch bemerkt, daß Logikzustände scheinbar einfach durch die R-S Flipflops durchgereicht werden.
Zur Entstehung der Schaltung:
Ich habe mir sämtliche Zustände, die an den A/B Eingängen in Vorwärts- und Rückwärtsrichtung auftreten können, aufgeschrieben.
Die Richtungsbestimmung kann durch Vergleich des gegenärtigen A/B Zustandes mit dem A/B Zustand davor erfolgen.
Zum Speichern der Zustände hatte ich 74HC595 Schieberegister verwendet. Das schien selbst mir etwas zuviel.
Schieberegister kann man durch hintereinandergeschaltete R-S flip Flops erzeugen; mit einem Inverter zwischen R-S im ersten Flip Flop.
Das ist sind die Flip Flops, die an Eingang B hängen.
An A hing das Gleiche bis ich festgestellt hatte, daß nach Wahrheitstabelle zur Feststellung der Richtung das zweite Flip Flop an A entfallen kann.
Code:
Wechsel AB
von nach (Richtung) nur Vorwärtsrichtung rausgezogen
00 01 R
00 10 V 1.2. 3.4. Bit
10 00 R
10 11 V 0 0 1 0
11 10 R 1 0 1 1
11 01 V 1 1 0 1
01 11 R 0 1 0 0
01 00 V
Gemeinsamkeit Vorwärts: 1. und 4. Bit gleich im Gegensatz zu Rückwärts. Deswegen das abschließende XOR.
Mittlerweile sieht es so aus, daß ich auf die Flip Flops ganz verzichten kann aber die Gatterlaufzeiten sehr wichtig sind.
Habe deshalb die Flipflops entfernt und Latches "eingebaut", die nur die Aufgabe haben auf steigende Taktflanke die Logikpegel gezielt durchzuschalten.
Es sollten CD4000er OK sein. Die Latches schalten bei steigender Flanke. Die etwas optimierte Schaltung:

LT Spice habe ich länger nicht benutzt und schaue später mal, ob ich das dort auch simuliert bekomme.
Durch die Optimierung und Gewichtung auf die Delays der Gatterlaufzeiten werde ich den Verdacht nicht los, daß ich früher oder später bei der Manf-Lösung lande:
https://www.roboternetz.de/community...ll=1#post82074
Mit welcher Software hast Du denn simuliert und mit welchen Bauteilen/Bauteilparametern?
Ich benutze hier den Uralt- DigitalSimulatorV5.57.exe
Info: http://www.vlin.de/vlin2/material/Si...chaltungen.pdf
https://sourceforge.net/projects/dig...ll%20EXE/5.57/
Man kann keine Bauteile nach Namen auswählen sondern nur die Funktion. Sicher keine hochwertige Simulation aber durch die Anzeige der logischen Zustände durch farbige Leitunngen schön übersichtlich. Durch Rechtsklick auf Leitungen kann man Meßpunkte setzen, die dann im Pegelschrieb erscheinen. Seltsamerweise gehen Beschriftungen nach Abspeichern und Wiederladen einer Simulation verloren
Daher die magere Beschriftung, die auch noch umständlich anzubringen ist.
Lesezeichen