Die Verzögerung beim Transistor ist einfach die Sättigung des Transistors. Eine Gegenmaßnahme wäre die schon erwähnte Schottky-diode. Ein andere wäre ein kleiner Kondensator parallel zu R2, und ggf. noch ein kleinerer Widerstand (z.B. 22 Ohm) dazu, um den Strom zu begrenzen. Im realen Aufbau reicht der Ausgangswiderstand des IO Pins.

Die Werte von R1 und R4 sehen sehr Vorsichtig ausgelegt aus. ICh würde dem FET etwas mehr Gate Spannung (z.B: 6 V) gönnen, also etwa den Gleichen Wert für R1 und R4.

Die Störungen für den Ausgang sehen noch gar nicht so stark aus. Für die Störungen ist neben den Bauteilen auch das Layout wichtig. Kritisch ist da der Kreis aus FET, der Diode und dem noch nicht im Plan gezeigten Kondensator (+ggf. Elko) an der 12 V Eingangsspannung. Dieser Stromkreis soll ein kleine Fläche haben. Auch sollte die Verbindung Diode - Kondensator in der GND Leitung nicht mit einer anderen Leitung geteilt werden. Also eher den GND Anschluss des Kondensators als Massepunkt ausführen, und dahin die Verbindungen machen. Bei den 470 µF am Ausgang lohnt sich ggf. auch ein low ESR Elko (ggf. auch kleiner) und paralleler Keramischer Kondensator. Für noch deutlich weniger Störungen hilft dann ein zusätzlicher LC Filter. Die Induktivität darf dabei auch etwas kleiner sein, und der Elko sollte low ESR sein.