Cortex M3, Exceptions bestätigen ?

[Renegr]

Hallo,
beschäftige mich erst seit Neuestem mit dem M3 und Lowlevel-Programmierung. Hast du dein Problem gelöst? Wenn nicht, schau mal folgende Info (ARM Page)
HFSR [30] FORCED
Indicates a forced hard fault, generated by escalation of a fault with configurable priority that cannot be handles, either because of priority or because it is disabled:
0 = no forced HardFault
1 = forced HardFault.

When this bit is set to 1, the HardFault handler must read the other fault status registers to find the cause of the fault.
Könnte eine DataAccessViolation im MFSR ausgelöst worden sein?

Gruß René

[Siro]

Hallo Rene,
ersteinmal Danke, daß Du dieses Thema nochmal aufgegriffen hast.
Leider konnte ich bis heute mein Problem nicht lösen.
Ich habe mehr durch Zufall jedoch festgestellt, daß meine Software bei einem Stackoverflow auch in meinem HardFault Handler landet.

Dann habe ich noch so einiges probiert:

/* das bit BUSFAULTPEND im SCB->SHCSR register löschen */
  p = (U32*)0xE000ED24;
  value = *p;               /* register lesen */
  value &=(~(U32)(1<<14));       /* bit loeschen */
  *p = value;               /* registerwert zurück schreiben */
  
  /* das bit IMPRECISERR im SCB->CFSR register löschen */
  p = (U32*)0xE000ED28;
  value = *p;               /* register lesen */
  value &=(~(U32)(1<<14));       /* bit loeschen */
  *p = value;               /* registerwert zurück schreiben */
  
  ENABLE;
  
  __asm ("CPSIE F");

Alles ohne Erfolg. Meine Interrupts nach dem HardFault sind nach wie vor komplett gesperrt.

Eine Nachfrage direkt bei NXP blieb leider ohne Rückmeldung.
Ich werde mich auch nochmal diesem Thema widmen. Sobald ich etwas in Erfahrung bringe werde ich es posten.

Siro