Diese Antwort hat mir nicht wirklich weitergeholfen....

Habe aber trotzdem eine Erklärung dafür gefunden:
Auf Seite 684 im Datenblatt UM10360 steht folgendes:

Remark: Bit[0] of any address you write to the PC with a BX, BLX, LDM, LDR, or POP instruction must be 1 for correct execution, because this bit indicates the required instruction set,
and the Cortex-M3 processor only supports Thumb instructions.

Deshalb werden in der Interrupt-Vectoren-Tabelle alle Adresesen +1 eingetragen.

mfg. Siro