Ein FPGA / CPLD rechnet zunächst mal garnicht,
sondern verknüpft Gatter zu Funktionen oder Funktionsgruppen.
Aus Deinem VHDL wird praktisch nur ein Verknüpfungsplan
erstellt. Je nach Komplexität durchläuft ergo Dein Signal
diverse Gatter um am anderen Ende wieder raus zu kommen.
Wie schnell das geschieht hängt von den Gatterlaufzeiten
des jeweiligen FPGA / CPLD ab und wie viele dieser Einheiten
durchlaufen werden müssen.
Auch hier gilt, je schlechter das Script, je langsamer die Kiste,
wie bei µC auch.

Man kann auch Funktionen erzeugen die mit Quarz synchron laufen.


hab mir das
"Lehrbuch Digitaltechnik"
Eine Einführung mit VHDL
von Jürgen Reichardt

besorgt, ist für den Einstieg recht brauchbar
http://www.amazon.de/Lehrbuch-Digita...9100276&sr=8-1

auch gut:
http://www2.informatik.uni-jena.de/~..._ws02/fpga.pdf