2.Byte ist natürlich Blödsinn, die Library setzt ja den Flag erst, wenn ein Stop oder Restart kommt, also nicht bei jedem Byte.
Wenn, dann ginge also um die 2. "MESSAGE"

Wie oben erwähnt, kann man bei der HW-TWI die Clock- und Datenleitungen nicht beeinflussen.


Clock runterziehen wäre ein Stretching, d.h. der Master müsste eigentlich warten, bis die CLK-Leitung wieder raufgeht. Das tut er anscheinend nicht, die Implementierung beim Master ist wohl nicht recht sauber.

Du sagst, bei AVR /AVR geht das. Hast du dir da zum Vergleich schon mal das Oszi-Bild angesehen ?