10 Downloads sind sehr wenig um auch nur eine kurze Antwort zu bekommen.

Folgende Verbesserungsvorschläge hätte ich am Artikel:

- Grundlagen:
Keine EEPROMs, keine ROMs, keine PRAMs usw. beschreiben. Das wird
nicht mal annähernd angeschnitten und verwirrt eher als es hilft. Ebenso
keinen I2c-Anschluss beschreiben (siehe Hardware). Das passt weder
zum Rest des Artikels noch zum Titel.

Die einzig wichtige Aussage ist IMHO, das der Artikel die Anbindung
von SRAMs über das bei AVRs existierende XMEM Interface beschreibt.
(Und eventuell noch, warum genau SRAMs und nicht DRAMs bzw. welche
Vor- und Nachteile SRAMs haben).

- Grundlagen:
Die Funktion von BHE und BLE ist nach deiner Beschreibung völlig
unklar. Am besten erstmal erklären was aligned bedeutet und die
Signale erst später nennen.

- Grundlagen:
Der Hinweis auf die Möglichkeit, verschiedene RAMs oder sogar ROMs
gleichzeitg anzuschliessen ist okay. Wobei bei heutigen Speicherpreisen
und -größen vermutlich die Mehrheit der Leser nur einen einzigen Chip
anschliesst.

Das "halbwegs zusammenpassende timing" ist übrigens reichlich
schwammig und nichtssagend solange keine konkrete Aussage
zu passenden timings folgt.


- Adressierung:
Bitte erstmal die Grundlagen erklären, am besten aus Sicht eines
Speicherchips. Also: Adressleitungen, Datenleitungen, CS und R/W,
Zusammenspiel der Signale beim Lesen und Schreiben.

Dann die Grundlagen erweitern auf mehrere Speicherchips und wie diese
hintereinander geschaltet werden können. Dabei zur Glue-Logic kommen.

Achtung: bisher ist quasi noch alles allgemein !


Deshalb die Hardware-Umsetzung auf AVR, insbesondere das Multiplexing
in den nächsten Abschnitt "Hardware" verschieben.


- Hardware
Auch hier erstmal den Standardfall mit einen Speicherchip, dabei
das Hardware-Multiplexing erklären.

Keine Beispiele zu I2C, das passt weder zum Titel noch zum Inhalt.

Eventuell noch ein Beispiel zum Anschluss zweier Chips mit Glue-Logic
in der Praxis.


- Programmierung
Die gescannten Grafiken sind schlecht lesbar. Es wäre besser
die Tabellen entsprechend selbst zu setzen.

Mir fehlt insbesondere noch eine Erklärung des Zusammenhangs von
wait-states, Takt und Speicher-Zugriffszeit. Ebenso ist das Prinzip der
beiden Speicherbereiche ziemlich unklar.

Ragnar