Hi!

Der CPLD hat nur 36 Makrozellen und keinen externen Speicher (es sei denn unter der Platine ist noch was).
Da bleibt nicht viel Platz.
Also dürfte es ziemlich simpel sein.
- Pizoblaze passt nicht rein
- kein Speicher für ein Programm
- State Machine kann es nicht sein da eine Taktquelle fehlt (oder ist eine bei den 4 Leitungen dabei?)
Also: Ein asynchrones Design
-> Entweder Absicht -> simple Architektur
-> Oder nicht Absicht -> nimmt fiese glitches in Kauf

Das heist für mich dass du, wenn du den Chip da hättest, ihn mit ner geeigneten Stimuli und einem Logic-Analyser Analysieren und nachmachen könnntest.
Einen langsamen Logic-Analyser kann man sich mit einem Atmega selber basteln. (siehe google)
Den CPLD bekommt man schon für 5€ bei Farnell (liefern nicht an privat, nur so als Beispiel), es gibt bestimmt auch günstigere Quellen. (Oder in eine Hochschule gehen, nett fragen, und sich einen X-beliebigen CPLD schenken lassen bzw. sich von einer alten Projektarbeit runterlöten)
JTAG-Programmer kann man sich, wenn man schon eine parallele Schnittstelle hat sehr einfach sehr günstig selber basteln.

Ein selberentwicklen halte ich für unrentabel.

Nachbauen und selber verkaufen würde sich schon eher rentieren.
Aus reiner sportlichkeit wäre es aber ein nettes Projekt für einen Anfänger.

Ganz ehrlich: 20€ ist in meinen Augen nicht viel wenn man allein für den CPLD das Porto mitrechnet.

Gruß