Hallo hacker!

Am einfachsten wäre die Offsetspannung am Ausgang des oberen OPs IC21 mit Vergrösserung des R12 auf 18k zu ändern, damit der OP nicht in Sättigung kommt, weil dessen Verstärkung ist gleich Ku = R13 / R12. Wenn die Eistellung nicht linear seien muss, würde ich den Poti R11 erhöhen (z.B. auf 10 k), da bei 1k und 30 V Spannung fliessen durch den Poti 30 mA was eine Verlustleistung von fast 1W bedeutet.

Wenn man die Ausgangspannung mit einem Spannungsteiler begrenzenn will, ohne die gesamte Verstärkung zu ändern, müssen selbstverständlich die Eingangssignale entsprechend mehr verstärkt werden.

Beispielsweise die max. Ausgangsspannung beträgt +/- 12V und sollte auf +/- 10V begrenzt werden. Das bedeutet ein Spannungsteiler am Ausgang des OPs 10 / 12. Damit die Eigangssignale gleich wie vorher verstärkt werden, muss die Verstärkung 12 / 10 mal vergrössert werden. Das Beispiel habe ich im Code skizziert.

Bei höheren Frequenzen der verstärkten Signale sind Zenerdioden wegen ziemlich hohe Kapazitäten nicht empfehlenswert, da sie mit dem seriellem Widerstand ein Tiefpass bilden. Ein Spannungsteiler aus Widerstände lässt sich dagegen mit Kondensatoren kompensieren.

MfG
Code:
                  12k
                  ___
               +-|___|-+
               |       |
               |  VCC  |
          12k  |   +   |
          ___  | |\|   |
     >---|___|-+-|-\   |
                 |  >--+---> +/- 12V
               +-|+/
               | |/|
              ===  -
              GND VCC

                  15k (14,4k)
                  ___
               +-|___|-+
               |       |
               |  VCC  |
          12k  |   +   |
          ___  | |\|   |   2k
     >---|___|-+-|-\   |  ___
                 |  >--+-|___|-+---> +/- 10V
               +-|+/           |
               | |/|          .-.
              ===  -          | |
              GND VCC         | | 10k
                              '-'
                               |
                              ===
                              GND