Jitter ist bei PLL vor allem ein Problem bei niedriger Ref. Frequenz, wei hier den 327 Hz bzw. bei hohen Multiplikatoren (hier 1...2000).
Beim DDS ist jitter vor allem ein Problem wenn man da direkt ein Rechteckraushohlen will, und dann auch noch eher hohe Frequenzen haben will. Imerhin ist die Unsicherheit beim DDS mit Recheck-direktausgang einfach zu bestimmen, das ist halt eine Halbe Periode des Taktes. Für hohe Frequenzen kann das schon störend sein, oder man müßte einen der relativ teuren DDS Chips nehmen, mit ziehmlich hohem Takt.
Eine Kombination, die ich wohl wählen würde, wäre den DDS (z.B AD983x) mit rund 50-200 KHz laufen lassen, die Frequenz per PLL um den Faktor 4 hochsetzten und dabei viel vom Jitter entfernen, und dann durch Teilen durch 4^N die grobe Frequenzeinstellung machen.
Klingt etwas umständlich, braucht aber gar nicht so viele Teile.

So was ähnliches, aber mit gebrochenem Teiler (im µC) statt DDS habe ich mal aufgebaut und funktioniert recht gut.