Die Sache mit der PLL find ich schon sehr in Ordnung.
Mein Vorschlag dazu wäre einen per I²C programmierbaren Frequenzteiler für die einzelnen Abstufungen zu verwenden.
Das Jitterproblem kann zwar durch Regelzeitveränderungen verbessert werden, ganz weg wird man es aber bei einer PLL nie kriegen.

Eine weitere Alternative wäre ein externer DDS Baustein.
Guck mal bei Analog Devices unter:
http://www.analog.com/en/rfif-compon...cts/index.html

Einige der Bausteine da haben auch einen Rechteckausgang für die Synchronisation von mehreren Bausteinen.
Aber auch aus einem Sinus ein Rechtecksignal zu machen sollte auch keine unlösbare Aufgabe sein.