Ich weiß, der Thread ist etwas älter, aber: Hat einer von euch schon darüber nachgedacht das ganze mal auf einem FPGA zu realisieren?