In dem vor Dir geposteten Schaltplan dürfen T5 und T6 bzw. T7 und T8 nie gleichzeitig durchgeschaltet sein. Das würde unweigerlich zur Zerstörung der Transistoren führen.
Wenn jetzt z.B. T5 durchschalten soll ist es erforderlich, dass aus der Basis Strom gezogen wird. Das kann aber nur funktionieren, wenn an Pin 5 von IC3 0V anliegen. Das wiederum bewirkt, dass an Pin 4 von IC3 - gleichzeitig die Basis von T6 - ebenfalls 0V liegen. Der NPN-Transistor T6 kann dann aber auf keinen Fall gleichzeitig durchschalten.
Zum besseren Verständnis:
Es ist zu beachten, dass T5 ein PNP-Transistor ist, d.h. Strom gezogen werden muss, damit er leitet. Wenn der Prozessorpin 1 (siehe Schaltung) HIGH ist, sperrt T5 und T6 leitet im Takt von Pin 2. Wenn Pin 1 LOW ist, leitet T5 und das UND-Gatter sperrt