Wo ist denn da das Problem mit dem Schaltplan!?
Man zeichnet einen, und die Gatter im FPGA werden entsprechend diesem Schaltplan "verdrahtet".

Ich meine...
bildlich würde ich mir ein FPGA wie eine riesige Experimentierplatine mit zigtausend 74xx vorstellen.
Und daneben steht halt eine Kiste mit Kabeln.
(daß es intern nicht ganz so läuft ist klar)


Aber mal zu den anderen Teilen...
Was genau sind denn die Unterschiede zwischen FPGA, CPLD, PAL und GAL ?