Hi Pascal,
ich kenne mich mit TARGET zwar nicht aus, aber prinzipiell ist das bei der Board Herstellung kein Problem. Die Daten die der Leiterplattenhersteller verwendet (egal ob Gerber oder die Entwicklungsdateien sofern er die TARGET-files verarbeiten kann) werden logisch miteinander verknüpft, sodass z.B. im Bereich einer Bohrung die Leiterbahnen ausgeblendet werden. Ebenso z.B. der Bestückungsdruck, welcher auf gar keinen Fall auf einem Lötpäd liegen darf. Ich habe zwar auch schon fehlerhafte Leiterplatten erhalten, die miestne Hersteller beachten die richtige Vorgehensweise aber. u.U. bei der Bestellung besprechen.

Das das unschön ist steht ausser Frage und man sollte natürlich im eigenen Interesse 'ordentliche' Daten erzeugen und abliefern. Wie tatsächlich TARGET arbeitet ist mir unbekannt. ich habe da schon von Funktionen gehört, die ich als Unwissender für bedenklich halte, aber auch von Funktionen die mir praktisch erschienen. Gibt es denn die Möglichkeit zu einem Design Rule Check (DRC)? In mir bekanten Programmen ist dein beschriebener Effekt ein Hinweis auf u.U. fehlende Verbindungsauflösungen (d.h. es geht zwar ein 'Strich' durch das Pad, aber in der 'logischen' Darstellung für die Verbindungen die dem ganzen System unterliegt sind Leiterbahn und PAD nicht miteinander verbunden. Es sind also verschiedene 'Netze')

Gruß
Christian