Schaden sollte es dem ADC eigentlich nicht, allerdings erreicht er bei einer zu hohen Abtastfrequenz eben nicht mehr seine volle Genauigkeit.

Zitat Zitat von ATmega32 Datenblatt
By default, the successive approximation circuitry requires an input clock frequency
between 50 kHz and 200 kHz to get maximum resolution. If a lower resolution than 10
bits is needed, the input clock frequency to the ADC can be higher than 200 kHz to get a
higher sample rate.

Von den 10 Bit die der ADC liefert sind in deinem Fall also vermutlich weniger als 7 Bit noch nutzbar, denn laut Datenblatt liegt die Abweichung schon bei einem ADC-Takt von "nur" 1MHz bei 3 LSB.


Zitat Zitat von ATmega32 Datenblatt - Electrical Characteristics - ADC Characteristics
Absolute Accuracy (Including INL, DNL, Quantization Error, Gain, and Offset Error) ; Single Ended Conversion VREF = 4V, VCC = 4V ADC clock = 1 MHz ; 3 LSB