Ein D-FlipFlop hat einen Dateneingang (D); der Zustand am Dateneingang wird mit einem Clock zum Ausgang übertragen und evtl. zwischengespeichert.
Es gibt einige D-FlipFlops mit Reset- und Preset-Eingang.
8-Bit D-Latchs haben neben dem gemeinsamen Clock-Eingang teilweise einen gemeinsamen Reset- oder Freigabe-Eingang.

Ein RS-FlipFlop hat einen Reset- und einen Set-Eingang (RS); der Ausgang wird über diese beiden Eingänge auf Low oder High gesetzt. Einen Clock gibt es hier nicht.