Hallo Yaro, deine Frage lässt sich so nicht korrekt beantworten. Arm ist eine Familie von Prozessor-Architekturen die von der Firma Arm entwickelt werden und dann von Halbleiter-Herstellern lizensiert werden. Jeder Hersteller fügt dann zu diesem "Prozessorkern" die Peripheren-Funktionen hinzu und die Technologie die für die geplanten Zielanwendungen optimier sind. Am oberen Leistungsspektrum kannst du Arm-Prozessoren finden mit einer Leistung wie die Intel-Prozessoren in den PCs. Es gibt auch solche mit mehreren Arm-Kernen! Am unteren Ende, wenn ich nicht verkehrt liege, sind die Arm-M0-Produkte die wohl eher in der Leistungsstufe wie die AVRs von Atmel.

@rudirabbit: Keiner der Graphik-Controller auf dem Markt eignet sich eigentlich für ein Display mit einer Auflösung von mehr als 640x480 Bildpunkten. Anscheinend ist dieser Markt, EPSON hatte früher sehr schöne leistungsfähige Controller, jetzt nur noch für kleine Auflösungen.
Ein Grund dafür ist der Trend der von den iPod-Touch, usw. geprägt ist. Die Hersteller setzen z.B. einen Armkern ein und ein Graphikkernel wie Android.

Meine Überlegung geht daher in die Richtung einen Taktgenerator zu verwenden der der Pixelclockrate entspricht. Das FPGA teilt diese Frequenz dann so, dass ein Prozessor synchron zum Graphiksystem getacktet wird. Die anderen Frequenzen bei einem LCD-Display sind ja alle vom Pixelclock abgeleitet und können daher wunderbar einfach in einem FPGA erzeugt werden. Das gilt sowohl für Takte wie HSync, VSync, Front und Back-Porch, wie auch für das Auslesen eines Bildspeichers in der Art, wie das LCD das verlangt.
Daneben ist auch die Funktion der Speicheransteuerung für den PGA geeignet, aus Gründen der Einfachheit nur SRAM, die DDR2-Riegel, die ja eigentlich ideal wären, erscheinen mir für einen ersten Versuch zu kompliziert und IPs sind alle verboten teuer! Als nützlichen Abfall dieser Implementation können daher alle Elemente synchron laufen und vom FPGA versorgt werden.
Zu guter Letzt gibt es noch eine relativ einfache, aber äußerst nützliche Funktion, die BitBlt-Unit. Die BitBlt-Unit ist ein Barrelshifter der Pixelgenau „rechteckige Speicher“ im Bildspeicher kopiert und die Wahl der logischen Verknüpfungen zwischen Quelldatenbereich und Zieldatenbereich unterstützt. Im Unterschied zu den bei einigen LCD-Controllern von Epson sollte man den „Vorschub“ von Zeile zu Zeile für Ziel und Quellbereich getrennt definieren können.
Als Sprache für die Programmierung des FPGA dürfte HDL die vernünftige Wahl sein und ich habe mich für Xilinx entschieden.