Hallo,
erstmal vielen Dank für die schnellen Antworten.
Diese Delay-Lines sind natürlich tolle Teile. Nur leider sind die verdammt teuer. Schuricht ca. 10 €. Und dazu nicht so leicht zu beschaffen(besonders als Privatmann).
@avatar: was ist das denn für ein shop? Ich werd aus der Seite nicht ganz schlau.
@PICture
dein Angebot hört sich verlockend an.
Die SPI Signale erzeuge ich über ein Microwire Interface Baustein (TP3465). Dieser wird an den Adress-/Datenbuss des 8051 angeschlossen. Somit kann ich höhere Taktraten fahren, und mein µC wird nicht belastet.
Jetzt habe ich zwei Modi zur verfügung:
1: Ruheclock=0, Daten werden an der fallenden Flanke auf den Bus gelegt.
2: Ruheclock=1, Daten werden an der steigenden Flanke auf den Bus gelegt.
Wie das mit dem Logik Analyzer aussieht hab ich dir angehängt.
Meine Peripherie am SPI verlangt Ruheclock = 1 und übernimmt die Daten an der positiven Flanke. --> Modus 2
Problem ist aber, dass das Datensignal vor und nach der steigenden Flanke nicht lange genug gehalten wird. Ich benötige mind. 120ns vor der Flanke und mind. 200ns nach der Flanke.
Auf dem Logik A. hab ich jetzt festgestellt, dass ich die Zeiten einhalten könnte, wenn ich das Datensignal um etwa 250ns verzögern würde.
Außerdem ist auch das CS-Signal etwas zu kurz. Das hab ich aber schon SW-mäßig behoben.
Ich hoffe das war einigermaßen verständlich.
Gruß,
Florian
Zitieren
Lesezeichen