Übrigens Marco78, 1 MIPS/MHz, also eine Anweisung pro Takt ist ja das Prinzip das man bei RISC, also "Reduced Instruction Set CPU", Architekturen verwendet, AVR und ARM gehören beide zu dieser Sorte. 8051, die 68k Architekturen sind CISC Implementationen, also "Complex Instruction Set CPU.

Früher, als externe Speicher wesentlich langsamer waren, als die Strukturgrößen noch sehr groß waren und man so viel weniger auf ein Stück Silizium integrieren konnte waren CISC Lösungen sinnvoll, da man hier davon profitierte das auch komlexe Befehle auf dem Silizium ausgeführt wurden und das dort alles sehr schnell erfolgte, im vergleich zum externen Speicher. Compiler-Entwickler stellten dann aber fest das ihre Werkzeuge zum überwiegenden Teil mit nur einer geringen Untermenge der Befehle auskamen und das man die komplexeren Instruktionen durch mehrere einfache Befehle ebenfalls implementieren konnte. Die CPU hat man dann bei RISC so designed das eben praktisch alle Befehle durch die internen Verarbeitungseinheiten und durch andere Busstrukturen in einem Takt ausgeführt werden konnten. Das ergab einfachere Strukturen die man dann besser implementieren konnte und so auch die Taktzyklen hoch treiben konnte. Deshalb haben RISC Befehle meistens alle die gleiche Länge, die Busbreite, damit diese in einem Takt den Verarbeitungseinheiten zugeführt werden können. Bei CISC findet man Befehle die sehr unterschiedlich lang, teilweise sogar sehr komplex sein können.